内存条的时序是什么？

时序决定数据的读写速度，两条容量和频率一样的内存，时序越低，性能就越好。

看主办。cpu

简单举例来说。频率，是你一秒搬东西能搬几趟。时序，是你搬东西每到一点需要停下来办个手续，时序越小，停下来的时间越短，速度越快。

频率和时序可以说是内存条两个最重要的参数了

对于频率，很多爱好者多少了解一些。

但了解时序的人就要少许多。

如果只是为了选购，而不想深入了解，可以简单概括：

时序由3到5个数字表示（如下图所示，一般是4个数字）。

这几个数字都代表延迟，单位是时钟周期（注意：时钟周期不是时间单位，如果要比较的话，需要把时钟周期换算成时间单位。比如对于DDR3 3000的内存条，1时钟周期=0.666……ns，而对于DDR3 2666的内存条，1时钟周期=0.75ns。）。

既然是延迟，当然越小越好。

在频率相同的情况下，这几个数字越小，内存越快。

（频率不同的话，需要按上面的方法换算）

接下来是详细介绍：

时序的5个数字从左到右分别代表：

1. Column Access Strobe (CAS) Latency（简称CL），可以翻译成“列访问选通延迟”。至于具体什么是列访问选通，咱们这里就不详细说了。
   发送一个列地址到内存与数据开始响应之间的周期数。这是从已经打开正确行的DRAM读取第一比特内存所需的周期数。与其他数字不同，这不是最大值，而是内存控制器和内存之间必须达成的确切数字。
2. Row Access Strobe(RAS) to Column Access Strobe(CAS) Delay time（简称tRCD），说人话就是“行地址传输到列地址的延迟“，
   打开一行内存并访问其中的列所需的最小时钟周期数。从DRAM的非活动行读取第一位内存的时间是TRCD+ CL。
3. RAS Precharge Delay time（简称tRP），“行预充电时间“
   发出预充电命令与打开下一行之间所需的最小时钟周期数。从一个非正确打开行的DRAM读取内存第一比特的时间是TRP+ TRCD+ CL。
4. Row Active Delay time（简称tRAS），“行激活时间“。有时会被省略。
   行活动命令与发出预充电命令之间所需的最小时钟周期数。这是内部刷新行所需的时间，并与TRCD重叠。在SDRAM模块中，它只是TRCD+ CL。否则，约等于TRCD+ 2×CL。
5. Command Rate，称之为“首命令延迟”，一般很少出现。通常会被省略。

（未完，待续……）

内存条时序简单来说只要看第一个CL18这个就好了，这个数字当然是越小越，CL表示就是延迟的长短，很多小伙伴都说时序越低，比如在同频率的CL值越小内存条的性能越好！ 不过cl值越大所以频率也会越高！

简单来说没钱就看频率，有钱就看时序！毕竟时序越低的内存条价格也是越贵！

比如皇家戟的内存条时序就是CL18的，很多小伙伴都比较喜欢这个颜值，时序啥的都不在乎！

不过预算低的小伙伴都是不看时序只看频率，比如海盗船的还是不错的！支持xmp的超频！现在基本上ddr4能选择的也就这些，以后ddr5未来可期！